چیپلت و بسته‌بندی پیشرفته؛ پایان عصر تراشهٔ مونولیتیک

ریاضیات سادهٔ بازده تولید

بازده تولید یک تراشه با مساحتش افت می‌کند. وقتی یک پردازندهٔ بزرگ به چهار چیپلت کوچک‌تر تقسیم می‌شود، می‌توان هر تکه را روی فرآیند مناسب خودش ساخت و ضایعات را به شدت کاهش داد. اگر فقط یک چیپلت معیوب باشد، همان یکی دور انداخته می‌شود، نه کل تراشه.

استاندارد UCIe؛ زبان مشترک چیپلت‌ها

بدون یک رابط استاندارد، هر چیپلت فقط با همنوع خودش حرف می‌زند. UCIe لایهٔ فیزیکی و پروتکل مشترکی تعریف می‌کند که چیپلت‌های شرکت‌های مختلف بتوانند در یک بسته همکاری کنند؛ همان اتفاقی که PCIe برای برد انجام داد. برای طراح، این یعنی بازار خرید چیپلت آماده و تمرکز نوآوری روی همان بخشی که واقعاً مزیت رقابتی است.

چالش‌هایی که با بسته‌بندی می‌آیند

1. حرارت: دو منبع حرارتی متراکم در یک بسته، دمای مرکز را به‌سرعت بالا می‌برد. اتلاف حرارتی دوطرفه و محفظهٔ بخار (Vapor Chamber) معمولاً لازم می‌شود.
2. یکپارچگی تغذیه: افت ولتاژ در تغذیهٔ بسته (PDN) با جریان‌های گذرا بالای ۱۰۰۰ آمپر بر میکروثانیه مشکل‌ساز است؛ خازن‌های درون‌بسته‌ای کمک بزرگی هستند.
3. سیگنال‌های پرسرعت: کانال بین‌چیپلتی باید تلفات و تأخیرش مدل شود؛ مسیری‌یابی و شبیه‌سازی سه‌بعدی بخشی از جریان طراحی است.
4. آزمون و بازیابی: چگونه چیپلت معیوب را در بستهٔ نهایی تشخیص می‌دهید؟ طراحی برای آزمون (DFT) باید از سطح چیپلت دیده شود.

برای تیم‌های کوچک

بسته‌بندی پیشرفته دیگر در انحصار چند غول نیست؛ کارخانه‌های نیمه‌هادی خدمات بسته‌بندی را به‌صورت سرویس می‌فروشند. اما حداقل تیراژ اقتصادی هنوز بالاست؛ برای محصولات کم‌تیراژ، بسته‌های استاندارد آماده همچنان انتخاب معقول‌تری است.

راهنمای تصمیم

• اگر محصول شما به پهنای باند حافظهٔ بیش از ۱ ترابایت بر ثانیه نیاز دارد، سراغ اینترپوزر بروید.
• اگر بخش آنالوگ/RF دارید، آن را روی فرآیند مناسب خودش نگه دارید و دیجیتال را روی گرهٔ پیشرفته ببرید.
• اگر نیاز به افزودن قابلیت در نسخه‌های بعدی دارید، چیپلت‌بندی به شما اجازهٔ تغییر یک تکه بدون طراحی مجدد کل را می‌دهد.